Foco Técnico: Aceleração de Inteligência Artificial no FPGA Cyclone IV E (DE2-115)

O uso do FPGA Cyclone IV E (modelo EP4CE115) para aceleração de IA exige um equilíbrio fino entre o controle de fluxo por software e o processamento paralelo massivo por hardware. Este relatório refina a estratégia de implementação considerando o uso do núcleo NEORV32 como controlador e as limitações das ferramentas atuais de mercado.

1. Arquitetura de Controle: NEORV32 e NEORV32M

O núcleo **NEORV32** é uma escolha estratégica e tecnicamente viável para a placa DE2-115.[1] Ele é um soft-core escrito em VHDL puro, sem dependências de primitivas de fabricantes específicos, o que facilita a portabilidade e a depuração no Quartus.[3]

- **Configuração NEORV32M:** A ativação da extensão 'M' (Multiplicação e Divisão por hardware) é essencial para o controle da IA, permitindo que a CPU realize cálculos de pré-processamento (como normalização de pixels) com eficiência superior ao emulação por software.[1] No Cyclone IV, o NEORV32 com as extensões IMC (Integer, Multiplication, Compressed) consome aproximadamente 2.300 LUTs, deixando mais de 95% do chip livre para o acelerador de IA.
- **Papel do Processador:** O NEORV32 não executa as convoluções; ele gerencia a carga de pesos da memória SDRAM externa para as memórias internas (M9K), inicia o processamento do acelerador e coleta os resultados finais para exibição (via VGA ou LCD).[5]

2. Desenvolvimento do Barramento e Integração

Para integrar o acelerador ao NEORV32, existem duas rotas principais de barramento discutidas academicamente:

A. Custom Functions Subsystem (CFS) - Acoplamento Forte

O CFS permite conectar o acelerador diretamente ao barramento interno do processador.[1] É ideal para aceleradores de baixa latência onde a CPU precisa enviar dados e receber respostas em poucos ciclos de clock.

- **Vantagem:** Latência mínima (típica de 8 a 13 ciclos).
- **Interface:** Utiliza um protocolo simples de leitura/escrita mapeado em memória dentro do espaço de endereçamento do processador.[2]

B. Wishbone / Avalon-MM - Barramento de Sistema

O NEORV32 utiliza nativamente o padrão **Wishbone**. Para a DE2-115, é comum converter essa

interface para **Avalon Memory-Mapped (Avalon-MM)** usando wrappers incluídos no NEORV32, facilitando a conexão com outros IPs da Intel (como o controlador SDRAM) via **Platform Designer (Qsys)**.

- **Desenvolvimento Customizado:** O TCC pode focar no design de um "Bus Master" para o acelerador, permitindo que ele acesse a memória SDRAM via DMA de forma independente da CPU.[10]

3. Análise da "Altera FPGA AI Suite" vs. Realidade do Cyclone IV

Embora a ferramenta **Altera FPGA AI Suite** (versões 2023.1.1 e posteriores) seja poderosa, sua aplicação no Cyclone IV possui restrições críticas:

- **Alvo da Suíte:** A documentação oficial indica que o suporte principal foca em famílias modernas de alto desempenho: **Agilex (7, 5 e 3)**, **Stratix 10** e **Arria 10**.
- **Compatibilidade Cyclone IV:** O Cyclone IV é classificado como uma família "Power and Cost-Optimized" (Maturity: Mature). Ele não possui os "Tensor Blocks" ou as unidades de ponto flutuante endurecidas exigidas pelo fluxo automatizado do AI Suite para obter alta performance.
- **Abordagem para o TCC:** O caminho mais viável e academicamente rico para este FPGA não é o AI Suite, mas sim o uso de **HLS (High-Level Synthesis)** ou **RTL puro**. Ferramentas como o **Intel HLS Compiler** ou o open-source **hls4ml** permitem converter modelos treinados em Keras/PyTorch para VHDL/Verilog compatível com o Cyclone IV.

4. Gestão de Clock e Desempenho

A placa DE2-115 opera com um oscilador base de **50MHz**. No entanto, este não é o limite de velocidade do seu projeto:

- **Uso de PLLs:** O FPGA possui 4 PLLs internos que podem ser configurados para gerar clocks de **100MHz, 120MHz ou até mais** a partir dos 50MHz iniciais.[6]
- **Frequência de Operação:** Projetos otimizados de IA no Cyclone IV costumam atingir frequências estáveis em torno de **120MHz**. A essa frequência, o acelerador pode alcançar um throughput de até **59.52 GOPS** (Giga Operations Per Second).
- **Gargalo de Memória:** O principal desafio a 50MHz ou 120MHz será a latência da memória SDRAM externa. A implementação deve obrigatoriamente usar **buffers duplos (ping-pong)** e **tiling** para esconder o tempo de carregamento de dados.

5. Matriz de Implementação Recomendada para o TCC

Componente	Tecnologia Sugerida	Justificativa

CPU de Controle	NEORV32 (RV32IM)	Baixo consumo de área e excelente documentação.
Acelerador IA	Matriz Sistólica 8x8 (INT8)	Mapeamento ideal nos 266 blocos DSP da placa.[8]
Barramento	Wishbone com wrapper Avalon	Compatibilidade com o ecossistema Terasic/Intel.[10]
Fluxo de Design	Python (Treino) -> hls4ml ou C++ HLS	Substitui a ausência do AI Suite para chips antigos.
Clock Final	100MHz (via PLL)	Equilíbrio entre performance e facilidade de timing closure.

6. Conclusão de Viabilidade

O projeto é **extremamente viável**, mas exige que o aluno assuma o papel de arquiteto de hardware. Em vez de depender de suítes de IA prontas (AI Suite), o diferencial do trabalho será a criação do **datapath customizado** e a **ponte de comunicação (barramento)** entre o NEORV32 e o acelerador. A placa DE2-115 fornece recursos lógicos abundantes para demonstrar ganhos de velocidade de até 350% em relação à execução puramente em software.

Referências citadas

1. neorv32/trunk/README.md - OpenCores, acessado em fevereiro 24, 2026, https://opencores.org/websvn/filedetails?repname=neorv32&path=%2Fneorv32%2Ftrunk%2FREADME.md&rev=4
2. [Data Sheet] The NEORV32 RISC-V Processor - GitHub Pages, acessado em fevereiro 24, 2026, https://stnolting.github.io/neorv32/
3. Optimizing Cryptographic Performance and Education: AES Encryption and FPGA Hardware Acceleration - Electrical & Systems Engineering, acessado em fevereiro 24, 2026, https://ese.washu.edu/documents/Optimizing-Cryptographic-Performance-and-Education-AES-Encryption-and-FPGA-Hardware-Acceleration.pdf
4. NEORV32 — Zephyr Project Documentation, acessado em fevereiro 24, 2026, https://docs.zephyrproject.org/latest/boards/others/neorv32/doc/index.html
5. Bare-Metal RISC-V + NVDLA SoC for Efficient Deep Learning Inference - arXiv.org, acessado em fevereiro 24, 2026, https://arxiv.org/html/2508.16095v2
6. FPGA Boards - Cyclone IV - The Video and Embedded Evaluation Kit - Multi-touch, Second Edition (VEEK-MT2) - Terasic, acessado em fevereiro 24,

2026, https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=139&No=1020&PartNo=2
7. ALTERA CYCLONE IV FPGA DEVELOPMENT BOARD - MODEL: DE-115 - ablelogic, acessado em fevereiro 24, 2026, https://www.vvtec.com/de115.html
8. FPGA Group6 Final Project - Systolic Array as an CNN Accelerator - HackMD, acessado em fevereiro 24, 2026, https://hackmd.io/@fpga/SyV8U2GD3
9. Design and Implementation of a Highly Parallel Systolic Array on FPGA - IJERM, acessado em fevereiro 24, 2026, https://www.ijerm.com/download_data/IJERM1103010.pdf
10. [User Guide] The NEORV32 RISC-V Processor - GitHub Pages, acessado em fevereiro 24, 2026, https://stnolting.github.io/neorv32/ug/